summaryrefslogtreecommitdiffstats
path: root/test/MC/Disassembler/ARM
ModeNameSize
-rw-r--r--arm-tests.txt5657logstatsplain
-rw-r--r--basic-arm-instructions.txt61658logstatsplain
-rw-r--r--fp-encoding.txt4950logstatsplain
-rw-r--r--invalid-BFI-arm.txt604logstatsplain
-rw-r--r--invalid-Bcc-thumb.txt604logstatsplain
-rw-r--r--invalid-CPS2p-arm.txt149logstatsplain
-rw-r--r--invalid-CPS3p-arm.txt176logstatsplain
-rw-r--r--invalid-DMB-thumb.txt963logstatsplain
-rw-r--r--invalid-DSB-arm.txt957logstatsplain
-rw-r--r--invalid-IT-CBNZ-thumb.txt179logstatsplain
-rw-r--r--invalid-IT-CC15.txt506logstatsplain
-rw-r--r--invalid-IT-thumb.txt152logstatsplain
-rw-r--r--invalid-LDC-form-arm.txt624logstatsplain
-rw-r--r--invalid-LDM-thumb.txt206logstatsplain
-rw-r--r--invalid-LDRB_POST-arm.txt645logstatsplain
-rw-r--r--invalid-LDRD_PRE-thumb.txt697logstatsplain
-rw-r--r--invalid-LDR_POST-arm.txt174logstatsplain
-rw-r--r--invalid-LDR_PRE-arm.txt622logstatsplain
-rw-r--r--invalid-LDRrs-arm.txt165logstatsplain
-rw-r--r--invalid-MCR-arm.txt627logstatsplain
-rw-r--r--invalid-MOVTi16-arm.txt608logstatsplain
-rw-r--r--invalid-MOVr-arm.txt759logstatsplain
-rw-r--r--invalid-MOVs-LSL-arm.txt621logstatsplain
-rw-r--r--invalid-MOVs-arm.txt853logstatsplain
-rw-r--r--invalid-MRRC2-arm.txt139logstatsplain
-rw-r--r--invalid-MSRi-arm.txt757logstatsplain
-rw-r--r--invalid-RFEorLDMIA-arm.txt738logstatsplain
-rw-r--r--invalid-SBFX-arm.txt617logstatsplain
-rw-r--r--invalid-SMLAD-arm.txt638logstatsplain
-rw-r--r--invalid-SRS-arm.txt627logstatsplain
-rw-r--r--invalid-STMIA_UPD-thumb.txt624logstatsplain
-rw-r--r--invalid-SXTB-arm.txt640logstatsplain
-rw-r--r--invalid-UMAAL-arm.txt662logstatsplain
-rw-r--r--invalid-VLD1DUPq8_UPD-arm.txt657logstatsplain
-rw-r--r--invalid-VLD3DUPd32_UPD-thumb.txt678logstatsplain
-rw-r--r--invalid-VLDMSDB_UPD-arm.txt152logstatsplain
-rw-r--r--invalid-VQADD-arm.txt655logstatsplain
-rw-r--r--invalid-VST1d8Twb_register-thumb.txt836logstatsplain
-rw-r--r--invalid-VST2b32_UPD-arm.txt708logstatsplain
-rw-r--r--invalid-t2Bcc-thumb.txt646logstatsplain
-rw-r--r--invalid-t2LDRBT-thumb.txt641logstatsplain
-rw-r--r--invalid-t2LDREXD-thumb.txt631logstatsplain
-rw-r--r--invalid-t2LDRSHi12-thumb.txt639logstatsplain
-rw-r--r--invalid-t2LDRSHi8-thumb.txt656logstatsplain
-rw-r--r--invalid-t2PUSH-thumb.txt207logstatsplain
-rw-r--r--invalid-t2STRD_PRE-thumb.txt654logstatsplain
-rw-r--r--invalid-t2STREXB-thumb.txt640logstatsplain
-rw-r--r--invalid-t2STREXD-thumb.txt672logstatsplain
-rw-r--r--invalid-t2STR_POST-thumb.txt619logstatsplain
-rw-r--r--ldrd-armv4.txt729logstatsplain
-rw-r--r--lit.local.cfg136logstatsplain
-rw-r--r--memory-arm-instructions.txt13305logstatsplain
-rw-r--r--neon-tests.txt1733logstatsplain
-rw-r--r--neon.txt59847logstatsplain
-rw-r--r--neont2.txt54018logstatsplain
-rw-r--r--thumb-MSR-MClass.txt191logstatsplain
-rw-r--r--thumb-printf.txt1538logstatsplain
-rw-r--r--thumb-tests.txt4759logstatsplain
-rw-r--r--thumb1.txt13638logstatsplain
-rw-r--r--thumb2.txt65453logstatsplain
-rw-r--r--unpredictable-ADC-arm.txt404logstatsplain
-rw-r--r--unpredictable-ADDREXT3-arm.txt403logstatsplain
-rw-r--r--unpredictable-AExtI-arm.txt1459logstatsplain
-rw-r--r--unpredictable-AI1cmp-arm.txt649logstatsplain
-rw-r--r--unpredictable-LDR-arm.txt486logstatsplain
-rw-r--r--unpredictable-LDRD-arm.txt620logstatsplain
-rw-r--r--unpredictable-LSL-regform.txt697logstatsplain
-rw-r--r--unpredictable-MRRC2-arm.txt323logstatsplain
-rw-r--r--unpredictable-MRS-arm.txt439logstatsplain
-rw-r--r--unpredictable-MUL-arm.txt405logstatsplain
-rw-r--r--unpredictable-RSC-arm.txt682logstatsplain
-rw-r--r--unpredictable-SEL-arm.txt161logstatsplain
-rw-r--r--unpredictable-SHADD16-arm.txt169logstatsplain
-rw-r--r--unpredictable-SSAT-arm.txt673logstatsplain
-rw-r--r--unpredictable-STRBrs-arm.txt646logstatsplain
-rw-r--r--unpredictable-UQADD8-arm.txt713logstatsplain
-rw-r--r--unpredictable-swp-arm.txt567logstatsplain
-rw-r--r--unpredictables-thumb.txt139logstatsplain
-rw-r--r--vfp4.txt722logstatsplain
OpenPOWER on IntegriCloud